Please use this identifier to cite or link to this item: http://repositorio.ufersa.edu.br/handle/tede/652
metadata.dc.type: Dissertação
Title: Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys
metadata.dc.creator: Couto, Juliene Vieira do
metadata.dc.contributor.advisor1: Araújo, Silvio Roberto Fernandes de
metadata.dc.contributor.referee1: Moura, Raimundo Santos
metadata.dc.contributor.referee2: Queiroz, Paulo Gabriel Gadelha
metadata.dc.contributor.referee3: Castro, Angélica Félix de
metadata.dc.description.resumo: As arquiteturas paralelas necessitam de código otimizado que explore seus novos recursos. Algumas arquiteturas seguem o paradigma da máquina de Von Neumann, enquanto que outras divergem desse modelo, um exemplo é o processador IPNoSys. Esse processador foi baseado em redes-em-chip e apresenta um modelo de computação dirigido a pacotes o que reflete no seu modelo de programação. Inicialmente, essa arquitetura possuía um montador e um simulador e necessitava de um compilador. Em trabalhos posteriores compiladores para a IPNoSys foram desenvolvidos, mas nenhum explorou completamente as características dessa arquitetura. Com isso, o objetivo deste trabalho é definir uma etapa de otimização de código no compilador IPNoSys, considerando características não exploradas como o paralelismo e melhorando seu código gerado. O módulo de otimização oferece três níveis de otimização. A fim de avaliar o módulo criado, efetuou-se uma comparação do tempo de execução e do tamanho dos códigos gerados nos três níveis de otimização. Foi obtido que um nível de otimização apresentou melhor tempo de execução, porém gerou aplicações com um maior tamanho, enquanto que outro nível apresentou um menor tamanho. Além disso, houve uma melhoria nos códigos gerados
Abstract: Parallel architectures require optimized code that exploits its new features. Some architectures follow the paradigm of Von Neumann machine, while others differ from this model, such as IPNoSys processor. This processor is based on network-on-chip and features a package-driven computer model driven which reflects in its programming model. Initially, this architecture had an assembler and a simulator and needed a compiler. In later papers compilers for IPNoSys have been developed, but none fully explored the features of this architecture. Thus, the objective of this paper is to define a code optimization step in IPNoSys compiler, considering characteristics unexploited as parallelism and improving your generated code. The optimization module offers three levels of optimization. In order to evaluate the created module, made a comparison of the execution time and the size of codes generated in the three levels of optimization. It was obtained that an optimization level showed better run time, but generated applications with a larger size, while another level showed a smaller size. Furthermore, there was an improvement in the generated code
Keywords: Arquiteturas paralelas
Compilador
IPNoSys
Otimização
Nível de otimização
Parallel archtectures
Compiler
IPNoSys
Optimization
Levels of Optimization
metadata.dc.subject.cnpq: CNPQ::CIENCIAS EXATAS E DA TERRA
metadata.dc.language: por
metadata.dc.publisher.country: Brasil
Publisher: Universidade Federal Rural do Semi-Árido
metadata.dc.publisher.initials: UFERSA
metadata.dc.publisher.program: Programa de Pós-graduação em Ciência da Computação
Citation: COUTO, Juliene Vieira do. Geração de código otimizado visando a exploração de paralelismo na arquitetura IPNoSys. 2016. 112 f. Dissertação (Mestrado) - Curso de Pós-graduação em Ciência da Computação, Universidade Federal Rural do Semi-Árido, Mossoró, 2016.
metadata.dc.rights: Acesso Aberto
URI: http://repositorio.ufersa.edu.br/handle/tede/652
Issue Date: 9-Sep-2016
Appears in Collections:MESTRADO EM CIÊNCIA DA COMPUTAÇÃO

Files in This Item:
File Description SizeFormat 
JulieneVC_DISSERT.pdf3.13 MBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.