Implementação de um acelerador em hardware para o classificador do algoritmo K-means

Abstract

A grande quantidade de dados gerados a cada minuto por centenas de aplicações utilizadas diariamente, torna cada vez mais custoso o trabalho de processá-los a um tempo tal que as informações resultantes sejam ainda úteis, assim surge a necessidade de soluções otimizadas que acelerem esses processos. O presente trabalho busca apresentar uma dessas soluções na implementação de um acelerador em hardware para o classificador do algoritmo K-means, utilizando a linguagem de descrição de hardware System Verilog. Utilizando alto grau de paralelismo e uma implementação de pipeline atingimos uma aceleração máxima de 35 vezes sobre a implementação sequencial em software e 3,38 vezes sobre a versão anterior da arquitetura do mesmo grupo de pesquisa.