Extensão funcional em processador RISC-V para aceleração de produto escalar em FPGA

Abstract

Este trabalho apresenta o desenvolvimento e a avaliação de uma extensão funcional destinada à aceleração do produto escalar em um processador RISC-V implementado em Field-Programmable Gate Array (FPGA), motivado pela necessidade de aumentar o desempenho computacional, foram projetadas três microarquiteturas: máquina de estados finitos sequencial, máquina de estados finitos com pipeline e pipeline registrado, com o objetivo de analisar o impacto de diferentes estratégias de paralelismo na redução de latência e aumento do throughput. A solução foi integrada a um SoC construído com o framework LiteX, utilizando registradores de controle e status como interface entre o processador PicoRV32 e o acelerador dedicado. A metodologia cobriu todo o fluxo de desenvolvimento em hardware digital, incluindo descrição RTL em SystemVerilog, simulação, síntese, place-and-route e validação em hardware real na FPGA ECP5 LFE5U-45. Os resultados experimentais evidenciaram melhorias substanciais no desempenho, com destaque para a arquitetura pipeline registrado, que atingiu latência de 4 ciclos e throughput de 120 Milhões de operações por segundo, superando significativamente a versão FSM básica. A integração hardware–software mostrou-se eficiente, e a validação cruzada confirmou a corretude funcional das três microarquiteturas. O trabalho apresenta um fluxo completo, reprodutível e apoiado integralmente em ferramentas open-source para o desenvolvimento de extensões funcionais na arquitetura RISC-V, demonstrando o potencial da abordagem para acelerar operações vetoriais em sistemas embarcados.